Инженер-разработчик ПЛИС (ППВМ, FPGA, VHDL / Verilog)

Обязанности: Разработка и реализация инфраструктурных систем в ПЛИС (FPGA), а так же блоков для телекоммуникационного оборудования по одному или нескольким направлениям:сетевые протоколы, высокоскоростные интерфейсы, помехоустойчивое кодирование, реализация алгоритмов ЦОС и пр; Отладка разработанных блоков (в симуляторе и на "железе"), внедрение в поставляемые решения; Создание документации и поддержка. Требования: Высшее техническое образование (так же рассматриваем студентов 4 курса и выше); Знание любого языка RTL, готовность изучить VHDL; Понимание архитектуры ПЛИС и его примитивов; Базовые знания схемотехники; Мы готовы рассмотреть людей с разной квалификацией в данной области. Хорошим плюсом будет: Опыт коммерческой разработки высокопроизводительных систем; Опыт применения современных ППВМ фирмы Xilinx и работы в среде Vivado; Опыт применения System Verilog для верификации и опыт применения UVM; Опыт разработки скриптов Python; Опыт разработки скриптов TCL. Условия: Оформление по ТК РФ; Уровень дохода будет зависеть от опыта работы и навыков: для студентов (4 курс и выше) - от 100 000 гросс; для соискателей с опытом работы до 3-х лет - до 150 000 гросс; с опытом работы от 3-х до 5-ти лет - до 230 000 гросс; опыт работы от 5-ти лет - по результатам собеседования. График работы 5/2, 8-ми часовой рабочий день; Испытательный срок 1 месяц; ДМС; Компания аккредитована и находится в реестре организаций, осуществляющих деятельность в области информационных технологий; Дружелюбный коллектив, состоящий в основном из выпускников МГУ, МФТИ, МЭИ, МГТУ им. Баумана и других ведущих вузов; Рост под руководством опытных кураторов; Программа поддержки кандидатов и докторов наук.