Senior FPGA/ПЛИС Developer (High‑Speed / Low‑Latency)

Мы — частная IT-компания, работающая в сфере высокочастотной торговли (high-frequency trading, HFT). Наш профиль — создание торговых роботов, которые обрабатывают биржевые сигналы и отправляют данные на биржу с минимально возможной задержкой. Мы не производим «железо»: для нас эффективнее брать лучшие серийные платформы Xilinx (Zynq, UltraScale+, RFSoC) и адаптировать их под наши задачи на уровне прошивок и архитектуры, что даёт возможность сосредоточиться на главном — быстродействии, не отвлекаясь на длительный цикл разработки плат. ПЛИС-подразделение разрабатывает торговых роботов для обработки биржевых сигналов, вычислений и отправки данных на биржу. ПЛИС-разработчики отвечают за техническую реализацию, ускорение и надёжность канала связи. Разработкой математических гипотез и торговых стратегий занимается выделенная команда трейдеров и quantitative researchers. Задача FPGA-разработчика состоит в точной, низкоуровневой реализации этих моделей и непрерывной архитектурной оптимизации по ключевой метрике - задержки (latency). Чем предстоит заниматься: Проектирование и оптимизация низколатентных конвейеров обработки биржевых данных на ПЛИС Xilinx; Разработка сетевых IP-ядер (Ethernet MAC/PCS/PMA, стек TCP/IP), настройка высокоскоростных приёмопередатчиков (Xilinx Transceivers); Парсинг биржевых протоколов и обработка пакетов на проводе; Полный цикл работы в Vivado: синтез, имплементация, анализ и обеспечение временных характеристик (timing closure); Верификация и аппаратная отладка с использованием ChipScope/ILA; Написание читаемого, хорошо документированного кода на VHDL/Verilog/SystemVerilog; Контроль утилизации ресурсов кристалла и обеспечение масштабируемости решения; Написание скриптов на TCL и Python для автоматизации задач; Взаимодействие с программной частью системы на C/C++. Требования: Коммерческий опыт разработки под ПЛИС Xilinx от 5 лет. Глубокое знание Vivado, практический опыт timing closure и отладки с ChipScope/ILA. Свободное владение VHDL или Verilog/SystemVerilog. Опыт проектирования высокоскоростных интерфейсов и синхронных схем. Практический опыт реализации Ethernet-ядер (MAC, PCS, PMA), знание XGMII, опыт настройки Xilinx Transceivers. Понимание стека TCP/IP и опыт его аппаратной реализации. Навыки написания скриптов на TCL и Python. Знание C/C++ для взаимодействия с программной частью системы. Умение работать с Git. Английский язык на уровне чтения технической документации. Будет преимуществом: Прямой опыт разработки HFT-систем или иных проектов с жёсткими требованиями по задержке. Опыт работы с QDR-памятью и/или PCIe Gen3. Опыт оптимизации существующих проектов под снижение утилизации ресурсов без роста задержки. Мы предлагаем: Полностью удаленная работа из любого региона; Оформление по ТК РФ, полностью «белая» заработная плата; Бизнес-ориентированная культура: минимум бюрократии, горизонтальные коммуникации; ДМС после успешного прохождения испытательного срока (испытательный срок стандартный, 3 месяца). Индивидуальный уровень дохода по результатам собеседования, исходя из вашего опыта и экспертизы.