other

FPGA-разработчик

12 октября 2026

З/П не указана

Город: Воронеж

СМИТ

Тип занятости: Полная занятость

Требуемый опыт: Опыт от 3 лет

Обязанности:

ООО «СМИТ» — лидер в области разработки компьютерного программного обеспечения, активно работающий с ключевыми клиентами в ТЭК и госсекторе. Ищем инженера, который одинаково уверенно чувствует себя в RTL-коде и в C++-моделях. Вы будете проектировать обработку сигналов целиком — от математической модели на C++ до работающего железа, проверенного через анализатор. Комбинация RTL, ЦОС и высокопроизводительного C++ встречается редко, и именно она делает работу технически насыщенной. Чем предстоит заниматься: RTL-разработка: Проектирование цифровых модулей ЦОС на Verilog / SystemVerilog. Синтез, размещение и трассировка в Xilinx Vivado с контролем таймингов (SDC / XDC). Оптимизация дизайна по площади, быстродействию и энергопотреблению. Верификация: Написание самопроверяющихся тестбенчей в ModelSim. Разработка эталонных C++-моделей алгоритмов для сверки с RTL-кодом. Модульное тестирование на C++ (Google Test / Catch2), сборка через CMake / Make. Отладка в железе: Работа с встроенными логическими анализаторами: ChipScope, ILA, SignalTap. Анализ временных диаграмм, поиск и устранение проблем в реальном времени. Алгоритмы ЦОС на FPGA: Реализация фильтров (КИХ, БИХ, CIC, полуполосные), FFT, детекторов частоты и фазы (cross-product, arctan2). Следящие системы: FLL, PLL. Работа с комплексными I/Q-сигналами, децимация и интерполяция. Учёт эффектов квантования и выбор разрядности в фиксированной арифметике. Интерфейсы и интеграция: Настройка высокоскоростных интерфейсов: AXI, SPI, JESD204B, Ethernet, DDR-контроллеры. Требования: Высшее образование (радиотехническое/программирование). Верilog / SystemVerilog на уровне написания синтезируемого RTL-кода и тестбенчей. Опыт работы с Xilinx Vivado / Vitis и симуляторами (ModelSim). Уверенное владение тайминговыми ограничениями (SDC / XDC). Продвинутое знание C / C++ (стандарты 11 / 14 / 17): шаблоны, STL, умные указатели, многопоточность, атомарные операции. Понимание основ ЦОС: дискретное преобразование Фурье, проектирование фильтров, работа с I/Q-сигналами, эффекты квантования и фиксированная арифметика. Будет преимуществом: Знание низкоуровневого C для написания драйверов. Опыт работы с Git: ветвление, code review, CI/CD-пайплайны. Что мы предлагаем: Официальное трудоустройство по ТК РФ и полностью «белую» заработную плату. Достойный уровень вознаграждения — обсудим индивидуально по итогам собеседования. График работы 5/2. Работу только в офисе — нам важно живое взаимодействие команды и быстрые решения. Прозрачные перспективы карьерного и зарплатного роста: у вас будет реальная возможность вырасти до руководителя проекта.

Показать контакты

Имя не указано

Пожаловаться ID: 158848247

Похожие вакансии

Программист ПЛИС (FPGA)

От 277 500 руб.

Воронеж

Алабуга, ОЭЗ ППТ

Программист ПЛИС (FPGA)

От 277 500 руб.

Воронеж

Алабуга, ОЭЗ ППТ

Разработчик

От 40 000 до 40 000 руб.

Воронеж

АКЦИОНЕРНОЕ ОБЩЕСТВО "СЕВЕРСТАЛЬ-ИНФОКОМ"

Flutter-разработчик

Договорная

Воронеж

СМИТ

Технолог - разработчик

От 200 000 до 200 000 руб.

Воронеж

Режевской хлебокомбинат

Фуллстек-разработчик

Договорная

Воронеж

СМИТ