Обязанности:
Чем предстоит заниматься: Участие в проработке DFT flow для SoC Проработка DFT (Scan Insertion, PMBIST, Boundary Scan) архитектуры, как на уровне отдельных блоков, так и на уровне Top SoC Анализ и подготовка rtl блоков для вставки Scan, PMBIST, Boundary Scan; Вставка тестовых структур Написание SDC для тестовых режимов работы на уровне блоков и Top уровне; STA тестовых структур Поддержка в backend на предмет влияния тестовых структур на STA блоков и системы в целом, как в тестовых, так и в функциональном режимах ATPG, анализ покрытия, анализ rtl для увеличения покрытия Моделирование тестовых паттернов в netlist Подготовка продуктов к промышленному тестированию. Что мы ожидаем от будущего члена команды: Опыт в разработке DFT-структур ИС от 1 года Опыт создания тестовых паттернов для производственной отбраковки (BSCAN, SCAN, MBIST) Знание синтезируемого подмножества языков HDL Verilog/SystemVerilog, достаточное для работы с разработчиками RTL Опыт использования симулятора для RTL- и netlist-моделирования (Synopsys VCS, Cadence Xcelium) Рабочее знание программ синтеза (Synopsys Design Compiler, Fusion Compiler или Cadence Genus) Умение составлять файлы временных ограничений (SDC) и анализировать STA-отчёты Понимание формальной верификации (Synopsys Formality, Cadence Conformal) Разработка скриптов автоматизации (tcl/python/perl/shell scripting, etc.) Умение работать с системами контроля версий (git) Уверенное использование Linux Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы. Дополнительно приветствуется: Опыт работы с тестовым оборудованием для отбраковки ИС (ATE) или взаимодействия с инженерами тестовых станций Опыт работы с САПР Synopsys Уверенное владение английским языком, достаточного для устного общения по техническим вопросам. Будем рады Вам предложить: Стать частью мирового процесса трансформации микроэлектроники и создавать новейшие серверные SoC с RISC-V ядрами на борту; Гибридный либо дистанционный формат работы: можно работать в комфортном лофт-офисе в Москве (Трёхгорная мануфактура) или Санкт-Петербурге (Полюстрово), дистанционно из дома, из любого города; Возможность выбрать удобные начало и окончание рабочего дня; Конкурентный уровень заработной платы (готовы по достоинству оценить ваши знания и опыт) + премирование по результатам работы; Обучение/сертификация за счет компании (в соответствии с согласованным планом); Возможность расти горизонтально и вертикально, а также в зависимости от результатов и интересов перемещаться между проектами и командами; Оформление по ТК РФ с первого дня работы; ДМС с первого дня. О направлении YADRO Microprocessors YADRO Microprocessors — вендор микропроцессоров собственного дизайна и разработки с fabless моделью. Мы одни из немногих в мире, и первые в России интегрируем процессорные ядра RISC-V в системах-на-кристалле (SoC) для серверов, систем хранения данных, планшетов. Планируемые продукты будут массово доступными, с поддержкой разработчиков вычислительной техники и программного обеспечения, всем необходимым набором программных и аппаратных средств разработки и отладки. Технологический процесс 12нм и 7 нм. Направление создано в рамках группы компаний YADRO на базе технологического партнерства лидера отечественного рынка вычислительной техники компании YADRO и одного из лидеров мирового рынка полупроводникового IP и соучредителя консорциума RISC-V — компании Syntacore. В нашем дизайн-центре работает несколько десятков специалистов по направлениям RTL, верификация, физический дизайн, DFT, HW QA/post-silicon, разработка низкоуровневого ПО.Похожие вакансии