Обязанности: Реализация компонентов верификационного окружения по заданным требованиям Реализация компонентов для измерения функционального покрытия по заданным требованиям Реализация тестов согласно верификационного плана Документирование и сопровождение исправления ошибок в RTL-моделях СФ-блоках Требования: Знание и понимание основ цифровой схемотехники Знание языков Verilog/SystemVerilog, С Опыт работы с САПР моделирования Cadence Incisive/Xceluiman, ModelSim, QuestaSim, Vivado Английский язык достаточный для чтения технической документации Желательные:Языки - Tcl, PythonПонимание принципов constraint-random testing(CRT), functional coverage, assertionsПонимание основ методологии UVMЗнание протоколов обмена системных коммутационных сред AMBA APB, AHB, AXI3/AXI4Знание интерфейсных протоколов Ethernet, SPI, UART, I2C и т.п.Опыт работы с системой контроля версий GITОпыт работы с системой контроля ошибок Jira Опыт работы: от 1 года Очень желательно участие хотя бы в одном коммерческом/учебном/open-source проекте верификации СФ-блока небольшой сложности ( контроллеры интерфейсов уровня GPIO, I2C, UART; АЛУ, блоки с APB-slave интерфейсами ) Образование: высшее техническое Условия: оформление в соответствии с ТК РФ, белая з/п, по результату собеседования, проектные премии (можно оформление на проект, по ГПХ, совместительство) возможен гибридный режим работы, гибкий график ДМС со стоматологией, кафе на территории, собственный бизнес центр и производство м. Аэропорт и платф. Гражданская (МЦД) шаговая доступностьR&D центр "Модуль" разрабатывает и производит аппаратуру управления и контроля авиационных и космических систем, аппаратно-программные решения в области нейронных сетей, в том числе в обработке видеопотока и изображений, радиолокации, навигации, связи, обнаружения и распознавания объектов по различным сигналам.
Похожие вакансии