Ведущий инженер-разработчик FPGA (ПЛИС) (м.Царицыно)

Обязанности Разработка программного обеспечения ПЛИС (FPGA), в том числе: сбор данных от АЦП ( JESD204, память FIFO, DDR2/DDR3 SDRAM2) работа со скоростными портами (GTX, GTH) реализация интерфейсов Ethernet , USB, SPI обмен командами по параллельной шине между ПЛИС и микроконтроллером разработка принципиальных схем цифровых узлов (Э3); разработка инструкций по настройке и проверке устройств; отладка и испытания устройств. Требования: высшее (техническое) образование; знание Verilog; опыт работы с FPGA ( FIFO, CMT, PLL, GTH, AXI, JESD204) ; опыт разработки принципиальных схем (АЦП, ЦАП, ПЗУ, ОЗУ, Ethernet, USB, SPI, UART) знание пакета Vivado; работа с лабораторным оборудованием ( осциллограф, генератор, частотомер и др.) Условия: место работы: Москва, ул. Луганская, д.9, стр.1 (ст.м. Царицыно, в шаговой доступности); график работы: 5/2, пн.-чт. с 8.15 до 17.20, пт. - до 14.50, сб.-вс. - выходные дни; ежегодная индексация заработной платы, выплата годовой премии и премии по результатам завершенных проектов; работа в высокотехнологичной организации, обладающей уникальными знаниями и технологиями, решение уникальных задач; постоянное повышение профессионального уровня, карьерные возможности, возможность проявить себя и управлять своим развитием; достойный уровень оплаты труда в зависимости от квалификации и опыта работы и перспективой планомерного роста; расширенный социальный пакет по коллективному договору, при вступлении в отраслевой профсоюз - дотация на питание, фитнес, бассейн, организованный детский отдых и т.д. поликлиника.