Разработчик интегральных микросхем

Российский Центр Гибкой Электроники приглашает инженера-разработчика (дизайнера) интегральных схем для работы по проектированию тонкоплёночных транзисторных матриц и интегральных микросхем по топологическим нормам до 3 мкр. Обязанности: Проектирование и моделирование транзисторных матриц, интегральных микросхем в САПР Cadence Virtuoso или альтернативных на основании технического задания заказчика; Выполнение полного цикла проектирования: Schematic – Simulation – Layout – DRC / LVS / RCX – Post layout Simulation – Tape Out; Сопровождение изготовления и тестирования изделий, внесение корректировок в технологический маршрут и/или дизайн ИС; Разработка фотолитографических шаблонов (масок) с топологическими нормами до 3 микрон для производства тонкоплёночных транзисторных матриц и интегральных микросхем; Проведение корреляционного анализа параметров ВАХ и процессов; Разработка тестовых элементов для контроля параметров микросхемы; Разработка топологии разрабатываемых п/п приборов на специализированном ПО; Разработка моделей для контроля технологических операций и процессов в программной среде TCAD; Участие в выполнении FMEA маршрутов, процессов. Требования: Знание САПР Cadence Virtuoso или альтернативных сред проектирования; Знание Verilog для FPGA, С / С++ ( или Python ) для создания приложений для взаимодействия FPGA и компьютера - будет преимуществом; Понимание принципов работы тонкопленочного транзистора; Практический опыт работы разработки ИС, прототипирования, тестирования и отладки, наличие законченных проектов; Законченное высшее образование в области электроники/схемотехники будет преимуществом; Опыт работы с органическими TFT транзисторами будет преимуществом; Английский не ниже intermediate; Умение вести проект с соблюдением графиков; Коммуникабельность‚ умение и желание работать в команде. Условия: Оформление по ТК РФ; Фиксированный график работы 5/2, 8/40; Возможность частичной удаленной работы; Предоставляется возможность повышения квалификации в САПР Cadence для проектирования интегральных схем без отрыва от работы.