other

Ведущий инженер-разработчик RTL (Verilog / System Verilog)

22 ноября 2024

От 180 000 руб.

Город: Москва

Элемент

Тип занятости: Полная занятость

Требуемый опыт: Опыт от 3 лет

Обязанности: Чем предстоит заниматься:Разработка RTL кода цифровых специализированных блоков;Участие в обсуждении дизайнов;Поддержка верификации и моделирования верхнего уровня;Участие в отладке;Оформление технической документации. Требования: Наши ожидания от кандидата:Высшее техническое образованиеОпыт практической работы в разработке цифровых СБИС от 5 летОпыт разработки и верификации систем-на-кристалле с использованием IP-блоков;Знание маршрута проектирования СБИС RTL-to-GDSII c использованием САПР компаний Cadence/Synopsys/Mentor Graphics;Понимание особенностей физического/логического синтеза, статического временного анализа и физической верификации;Желателен опыт практической разработки скоростных интерфейсов (PCIe, Ethernet, SATA, USB);Желателен опыт в цифровой обработки сигналов;Знание английского языка (чтение технической литературы).Коммуникативность, ответственность Условия: Что мы предлагаем:Соблюдаем ТК РФ: гарантии в соответствии ТК РФ и Коллективным договором, наличие Профсоюзного органа; оформляем по ТК РФ с первого рабочего дня, оплачиваем отпуск 28 календарных дней, больничный лист;Комфортно работаем: удобные рабочие места, дополнительные ноутбуки (если нужно), есть комната приема пищи;Легко добираемся: мы находимся в 10-15 минутах ходьбы от МЦК «Лихоборы» или «Коптево»;Занимаемся спортом: бесплатные тренировки по волейболу; спортивная комната с тренажерами и настольным теннисом, шахматы.Заботимся: ДМС, график работы 5/2 с 9:15 до 18.00 , пятница – сокращенный рабочий день до 16:45 (СБ, ВС. - выходной); поздравляем со знаменательными событиями в жизни; 3 календарных дня к отпуску, работникам имеющих детей до 16 лет;Профессионально развиваемся: мы отправляем сотрудников на внешнее профессиональное обучение (естественно за наш счет) с возможностью получения дополнительного высшего образования на базе предприятия (магистратура, аспирантура).Приятно отдыхаем: проводим корпоративные праздники и мероприятия;И, главное: мы – команда! Команда увлеченных, позитивных и амбициозных профессионалов!Мы будем рады вашему отклику и, при обоюдном интересе, предложим условия и проекты, от которых не захочется отказываться!

Имя не указано

Откликнуться
Разместить Резюме
Пожаловаться ID: 125117475

Похожие вакансии

Инженер-разработчик ПЛИС (ППВМ, FPGA, VHDL / Verilog)

От 100 000 до 230 000 руб.

Москва

НТЦ Радуга

Программист Verilog, ASIC дизайнер

От 170 000 до 300 000 руб.

Москва

МФТИ

Программист Verilog, ASIC дизайнер

От 170 000 до 300 000 руб.

Москва

МФТИ

Инженер-разработчик RTL

От 250 000 руб.

Москва

Цифровые решения, НПП

RTL разработчик

От 200 000 руб.

Москва

TQB Russia