Обязанности:
Привет! Мы — команда верификации. В настоящее время наша компания активно растёт и развивается, и мы в поиске талантливых специалистов. Приглашаем тебя стать частью команды, которая будет запускать на рынок продукт, способный изменить отрасль. Ваши будущие задачи: Разработка UVM-окружения для блоков собственной разработки и тестов для них; Составление верификационного плана; Написание SVA и точек функционального покрытия (functional coverage), сведение их с планом верификации, анализ результатов; Интеграция модульной среды на уровень системы; Разработка системных стимулов и точек покрытия для soft-base тестов СнК; Постановка на регрессионное тестирование; Для нас важно: Опыт верификации и/или разработки RTL либо системного программирования от 3 лет; Знакомство с архитектурой хотя бы одного современного процессора; Уверенный пользователь RTL симулятора (any vendor); Хорошее знание Verilog/SystemVerilog; Владение одним из скриптовых языков (perl/python/tcl/shell scripting); Уверенный пользователь Linux; Мы предлагаем: Работу в динамично развивающейся компании, лидере в области разработки микропроцессоров; Уникальную возможность участвовать в создании продуктов, которые будут определять будущее технологий; Конкурентоспособную заработную плату, соответствующую вашему опыту и навыкам; Широкие возможности для профессионального и карьерного роста; Работа в аккредитованной IT-компании с предоставлением отсрочки; Возможность гибридного формата работы; ДМС (включающую стоматологию, госпитализации, международные путешествия); Если ты готов(а) стать частью нашей команды и внести свой вклад в разработку революционных технологий, мы с нетерпением ждем твоего отклика :)Похожие вакансии
Verification Engineer / Инженер верификатор
Договорная
Москва. Станции метро: Дмитровская, Гражданская
НТЦ Модуль
Старший инженер КИП / Senior Instrument Engineer
Договорная
Москва. Станции метро: Дмитровская, Гражданская
Арктик СПГ 2