other

Программист Verilog, ASIC дизайнер

Более недели назад

От 170 000 до 300 000 руб.

Город: Москва

МФТИ

Тип занятости: Полная занятость

Требуемый опыт: Опыт от 1 года

Дизайн-центр МФТИ приглашает в команду специалистов в проект разработки инструмента ускоренного высокоуровневого синтеза СФ-блоков обработки видеосигналов и компьютерного зрения. Суть проекта - генерация С++-кода и Verilog-кода из кода языке Python. Обязанности: реализация математических алгоритмов на Verilog (fixed-point вычисления, нестандартная арифметика); алгоритмы управления на Verilog (умение реализовывать FSM, знание AXI4-Stream); симуляция и верификация реализуемых алгоритмов (тестбенчи); документация методов работы проектируемых модулей, описание их характеристик. Требования: знание Verilog; опыт работы с Vivado; умение применять CDC опыт работы с Icarus Verilog и Verilator; опыт работы с реальными проектами. Условия: занятость: полная, гибкий график; работа ОЧНАЯ; офис в МФТИ, корпус Физтех "Цифра"; Научный руководитель проекта — один из ведущих мировых экспертов в машинном зрении и высокоуровневом синтезе; Приветствуется совмещение с научной работой, может стать темой для диплома, кандидатской и даже докторской (при желании сотрудника). Будет плюсом:- опыт работы с SystemVerilog;- опыт оптимизации исходного кода для реализации ASIC;- опыт оптимизации исходного кода для реализации на разных частотах.

Имя не указано

Откликнуться
Разместить Резюме
Пожаловаться ID: 124605160

Похожие вакансии

Программист Verilog, ASIC дизайнер

От 170 000 до 300 000 руб.

Москва

МФТИ

RTL Designer (ASIC)

Договорная

Москва

YADRO

FPGA ASIC Prototyping Engineer

Договорная

Москва

YADRO

Инженер-программист бортовых систем космического аппарата (Verilog, VHDL)

От 70 000 до 110 000 руб.

Москва

Российские космические системы