Требования: Знание языка Verilog или System Verilog. Знание языка Verilog/System Verilog. Опыт работы с высокопроизводительными ПЛИС Microsemi/Xilinx/Intel, а также с их встроенными аппаратными и программными (soft) процессорами. Свободное владение измерительным оборудованием (осциллограф, анализатор спектра, генератор сигналов). Знание и умение пользоваться системой контроля версий Git, средствами документирования кода (Wiki/Confluence). Знание аналоговой и цифровой схемотехники. Опыт разработки от 3х лет. Желательно: Знание языков программирования Python/C++. Embedded Linux. Опыт моделирования в среде Matlab. Знания алгоритмов цифровой обработки сигналов (кодирование, модуляция). Обязанности: Разработка алгоритмов цифровой обработки сигналов на ПЛИС для систем. Разработка высоконадежных проектов на ПЛИС для систем диагностики трубопроводов. Интеграция готовых блоков и моделей (в т.ч. сторонних исполнителей) в общий проект, аппаратная отладка. Разработка технической документации (рабочей).
Похожие вакансии