Обязанности:
Мы ожидаем от будущего члена команды: Опыт работы с FPGA Xilinx/Intel. Уверенное знание одного или нескольких языков: VHDL/Verilog/Systemverilog. Реализованные модули простых интерфейсов SPI/UART/I2C и др. Опыт работы по сопряжению высокоскоростных АЦП/ЦАП и ПЛИС (интерфейсы Parallel CMOS, LVDS, DDR LVDS). Умение работать с измерительной аппаратурой (осциллограф, логический анализатор). Знание английского языка на уровне чтения технической документации. Дополнительно приветствуем: Опыт использования tcl. Опыт реализации ЦОС и построения объектно-ориентированных моделей (ООМ) в Matlab/Simulink. Опыт работы с системами контроля версий. Базовые знания электротехники, средств измерений. Перечень основных функций: Разработка ПО для ПЛИС. Разработка и исследование, алгоритмов и методов цифровой обработки сигналов и реализация их на FPGA, DSP. Настройка конфигурации работы FPGA и DSP, тестирование алгоритмов ЦОС. Отладка и тестирования работы разрабатываемых устройств, диагностика работоспособности с анализом контрольных точек на плате, по проектам в PCAD, Altium Designer, с использованием электроизмерительных средств (спектроанализатор, осциллограф, мультиметр) и с помощью средств внутренней отладки FPGA. Проверка работоспособности всего функционала и периферии на плате FPGA. Ведение технической документации, планирования и отчетности по своему направлению работы. Чем предстоит заниматься: Участие в разработке нового поколения приборов (перспективные проекты). Все наши разработчики FPGA пишут на Verilog/SystemVerilog. Основные используемые FPGA: AMD/Xilinx (Kintex 7), Intel/Altera (Cyclone III/IV/V, Max 5/10), Gowin, Microsemi/Actel (SmartFusion2, ProASIC 3), в перспективе возможны проекты на ВЗПП-С (5578ТС064, аналог Cyclone III). При разработке используются констрейны для временных ограничений. Внутренняя синхронизация проектов с разными клоковыми доменами. Временной и функциональный анализ итогового проекта или отдельных модулей. Опыт работы с ЦОС применительно к демодуляции/модуляции радиосигналов. Участие в архитектурных решениях разрабатываемых систем. Code review проектов, написанных junior и middle разработчиками. Условия работы: Комфортные условия труда - современное оборудование, эргономичные рабочие места, зона отдыха с пуфиками, комнаты приема пищи, свой спортзал. Забота о здоровье: ДМС после 6 месяцев работы Команда c развитой корпоративной культурой, корпоративные, спортивные мероприятия, клубы по интересам. Возможность профессионального роста - регулярные обучающие мероприятия (профессионально-технические, организационно-управленческие, комплексные). Официальное трудоустройство. График работы с 9 до 18ч по будням (гибкое начало дня, возможность гибридного формата работы), выходные: суббота и воскресенье. Стабильная заработная плата (по итогам собеседования, зависит от умений, навыков кандидата, учитываем пожелания кандидата). Удобная транспортная доступность офиса от метро: Медведково/ВДНХ/Комсомольская/ Ростокино Адрес офиса: г. Мытищи, ул. Колпакова 2, корп.13 Компенсация аренды жилья 50% иногородним при готовности к переезду из других регионов (подробности на собеседовании или по телефону)Похожие вакансии
Ведущий инженер-разработчик FPGA (ПЛИС) (м.Царицыно)
До 230 000 руб.
Москва
ФГУП Всероссийский научно-исследовательский институт автоматики им. Н.Л. Духова ( ГК Росатом)