Обязанности:
Проект: Микросхема видеопроцессора с нейросетевым ускорителем. Чем предстоит заниматься: Разработка RTL описаний для ASIC, периферийных интерфейсов, заказных блоков. Функциональная верификация разработанных блоков и систем. Интеграция CPU ядер в проекте и их верификация. Интеграция IP периферийных интерфейсов и системных шин. Сборка компонентов ASIC, их соединение и верификация. Синтез ASIC и верификация. Разработка тестов (Test Bench). Тестирование разработанных блоков на FPGA. Ищем кандидата, который знает: Verilog и/или VHDL. Современные высокоскоростные интерфейсы, принципы построения систем на кристалле и т.п. Синтез и верификацию. Технический английский и умеет работать с документацией. Дополнительным плюсом будет: Опыт моделирования ASIC на уровне RTL и нетлистов. Опыт разработки электрических схем и\или топологии печатных плат (Altium designer). Опыт работы с оборудованием (источник питания, осциллограф). Знание современной элементной базы. Высшее техническое образование для нас тоже важно. Условия: Официальное трудоустройство по ТК РФ. Белая заработная плата. Уровень дохода определяется индивидуально по результатам собеседования и обсуждается в каждом конкретном случае (исходим от пожеланий кандидата). Бонусы за закрытие этапов проектов и самих проектов. Гибкое начало рабочего дня в период с 8.00 до 11.00. Работа в комфортном офисе рядом с метро Авиамоторная - 10 минут пешком. Современное техническое обеспечение рабочих мест. Работа в дружном коллективе, в команде заинтересованных специалистов, выпускников ведущих технических вузов. Дополнительное профильное обучение за счет компании. ДМС со стоматологией. Страхование выезжающих за рубеж. Корпоративные скидки на абонемент в фитнес-клуб. Бесплатные занятия по английскому языку. Командные спортивные игры.Похожие вакансии
Ведущий инженер-схемотехник (разработчик RTL)
Договорная
Москва. Станции метро: Авиамоторная
Гринатом
Инженер разработчик (RTL/FPGA/ASIC) - стажёр
От 50 000 руб.
Москва. Станции метро: Авиамоторная
ARCHIP