other

Ведущий инженер DFT

18 сентября 2024

З/П не указана

Город: Москва

НТЦ Модуль

Тип занятости: Полная занятость

Требуемый опыт: Опыт от 1 года

Обязанности: участие в разработке маршрута DFT (SCAN, MBIST, BSCAN) для SoC; разработка архитектуры и структуры DFT для SoC и отдельных IP-блоков: анализ IP-блоков, разработанных внутри компании, на предмет готовности к вставке DFT структур, взаимодействие с разработчиками RTL с целью доведения блоков до состояния готовности к вставке DFT; изучение документации сторонних IP-блоков на предмет встроенных тестовых структур (это преимущественно хардированные PHY интерфейсы) и их интеграция в общую структуру DFT SoC (product testing); вставка тестовых структур SCAN, MBIST, BSCAN; формальная верификация эквивалентности оригинального проекта и нетлиста со встроенными тестовыми структурами в функциональном режиме работы; описание требований к синтезу (SDC) и проведение STA тестовых режимов работы SoC; работа с разработчиками физдизайна, на предмет влияния тестовых структур на функциональные режимы, а также помощь в сведении STA тестовых режимов; генерация ATPG векторов, анализ покрытия, модификация DFT скриптов для увеличения тестового покрытия; netlist-моделирование тестовых векторов; разработка документации на тестовые режимы; доводка тестов для серийного тестирования микросхем на тестовой станции (ATE). Требования: знание цифровой схемотехники, знания об элементной базе в микроэлектронике, представление логических схем простейших элементов, понимание маршрута RTL2GDS. владение языками Verilog/SystemVerilog и знание их синтезируемого подмножества; знание программ синтеза (Synopsys Design Compiler, Cadence Genus); умение составлять файлы временных ограничений (SDC) и анализировать STA-отчёты; умение использовать программы формальной верификации (Synopsys Formality, Cadence Conformal); опыт генерации ATPG векторов для производственной отбраковки (BSCAN, SCAN, MBIST); разработка скриптов автоматизации (Tcl/Python/shell); работа с системой контроля версий (GIT); пользователь Linux CLI; английский язык - чтение технической документации, ведение переписки. Условия: Оформление в соответствии с ТК РФ, белая з/п, проектные премии. Обсуждение зп по результатам собеседования ДМС со стоматологией, кафе на территории, собственный бизнес центр и производство. м. Аэропорт и платф. Гражданская (МЦД) шаговая доступность

Имя не указано

Откликнуться
Разместить Резюме
Пожаловаться ID: 122259052

Похожие вакансии

RTL Designer (DFT)

Договорная

Москва

YADRO

Инженер / Ведущий инженер

От 84 300 до 94 000 руб.

Москва

Московский метрополитен

Инженер\Ведущий инженер

Договорная

Москва

Концерн Автоматика

Ведущий инженер

От 45 000 до 55 000 руб.

Москва

ФГБУ "УЭЗ МИД РОССИИ"

Ведущий инженер

От 100 000 руб.

Москва

ООО "ВЕЛЕССТРОЙ"

Ведущий инженер

От 63 042 до 63 042 руб.

Москва

ПРОЕКТНО-ИЗЫСКАТЕЛЬСКИЙ ИНСТИТУТ ЭЛЕКТРИФИКАЦИИ ЖЕЛЕЗНЫХ ДОРОГ И ЭНЕРГЕТИЧЕСКИХ УСТАНОВОК "ТРАНСЭЛЕКТРОПРОЕКТ"