Обязанности: Разработка IP ядра; Разработка проектов ПЛИС; Оптимизация существующих ядер/проектов; Верификация IP ядер в Modelsim/ Questasim; Требования: Высшее техническое образование; Глубокое знание и опыт работы с ПЛИС (Altera или Xilinx); Опыт разработки на языке Verilog/ System Verilog; Опыт работы с git. Будет преимуществом: Опыт в разработке ЦОС; Опыт работы с SPI, LVDS, JESD 204b, PCIe, DDR3/4, Ethernet; Знание сетевых протоколов; Опыт работы в Matlab; Опыт работы с измерительной аппаратурой; Готовность к командировкам. Условия: Официальное оформление в соответствии с действующим законодательством; Выплата заработанной платы два раза в месяц; График работы 5/2, с 9:00 до 18:00; Отсрочка от мобилизации, возможность оформления "брони" по ф.4; Дружный коллектив, удобное рабочее место; На базе организации действует диссертационный совет, работает аспирантура; Спортивный зал на территории предприятия.
Похожие вакансии