Verification Engineer

Обязанности: разрабатывать планы верификации IP и SoC; разрабатывать и отлаживать UVM-based Verification IP и верификационные окружения; разрабатывать и отлаживать модель покрытия на языке SystemVerilog; разрабатывать и отлаживать direct и constraint-random тесты и тестовые последовательности; заводить баги и помогать в отладке RTL; отслеживать текущий статус и прогресс верификации, сводить покрытие; помогать настраивать и поддерживать среду регрессионных запусков. Хард скиллы: опыт в рамках перечисленных выше обязанностей хотя бы в одном проекте Spec2GDS. знание и понимание аспектов Metric Driven Verification. Systemverilog for Verification: OOP, Functional Coverage, Constraint Solver. UVM. опыт использования симулятора и Verification IP от вендоров "из большой тройки". GIT. умение самостоятельно планировать свою работу, лаконично объяснять и документировать результаты. Софт скиллы: Критическое мышление и навык решения задач. Умение выразить и эффективно донести до команды собственные идеи. Умение подойти к своим коллегам с эмпатией и поддержкой, выслушать и понять их идеи, иную точку зрения и ценности. Будем плюсом: GLS, SVA, HVP, Bash, make, Python, Jira, Confluence. Условия: Талантливые и дружелюбные коллеги, сильный менеджерский состав. Самые интересные задачи В вашем распоряжении все необходимые инструменты, мощное оборудование. Профессиональное обучение — семинары, тренинги, конференции, корпоративная библиотека. Комфортный офис в центре Москвы рядом с метро, с парковкой и спортзалом, возможность гибридного графика работы. Расширенная программа ДМС, страхование жизни.