Обязанности:
Разработка интерфейсов для ПЛИС
Требования:
Высшее техническое образование (дипломированный специалист, магистр);
Опыт реализации проектов на ПЛИС не менее 1-го года;
Знание языков аппаратного проектирования в ПЛИС (Verilog и т.д.);
Начальный уровень знаний в цифровой схемотехнике;
Опыт работы в САПР Vivado или Quartus;
Умение выполнять отладку в том числе симуляцию проекта с написание testbench в Vivado Simulator и более производительных САПР;
Опыт работы с измерительными приборами (осциллограф, генератор сигналов, анализатор спектра и др.);
Минимальные знания английского для поиска и чтения технической документации.
Желательный опыт:
Опыт разработки IP и RTL модулей;
Опыт ратоны с AXI или Avalon шинами;
Опыт работы с SoC Zynq или Cyclone V (Linux, FreeRTOS, BareMetal).
Опыт работы с интерфейсами для коммуникации с АЦП, ЦАП (SPI, Paralel, JESD204b и т. д.)